Projet Co-design (Info 4) version du 02 Mars 2021

 Suivez le tutorial ci-dessous pour concevoir le processeur Nios II tout en ciblant la carte DE10 Nano au lieu de la carte DE1 (donc device Cyclone V au lieu de Cyclone II). <u>https://www.badprog.com/electronics-quartus-ii-creating-vour-first-sopc-with-qsys-and-nios-ii-software</u>

Remarques :

- Il faut utiliser la version « Classic » du Nios II processor
- La taille de la mémoire on-chip (Onchip_memory) doit être égale à <u>200 K Bytes</u>
- N'oubliez pas de rajouter un module Jtag_uart avec les paramètres par défaut.
- 2. Au niveau programmation sous Eclipse, commencez par la Template « Hello World » et tester l'exécution sur le Nios II (faite valider par l'enseignant)
- 3. Avec la template « Count Binary », allumer les 8 leds en appuyant sur l'un des pushbutton, ensuite allumer une led sur 2 en appuyant sur un autre Push-button.
- 4. Revenir dans Qsys pour rajouter un port PIO de taille 32bits configuré en Output et qui s'appelle seven_seg.

Remarque :

A chaque fois que vous modifier l'architecture du processeur Nios II (en rajoutant des périphériques par exemple), il faut :

- i. recalculer les adresses
- ii. générer le processeur (generate)
- iii. remplacer tous les fichiers sources dans Quartus (par précaution)
- iv. Compiler votre projet Quartus et reconfigurer de nouveau votre FPGA
- Ecrire un programme de comptage sur les 4 afficheurs 7 segments en BCD. Le programme doit compter en décimal de 0 jusqu'à 9999 tout en affichant le résultat sur les 4 afficheurs 7 segments.
- 6. Revenir dans Qsys et rajoutez 4 ports PIO d'entrée de taille 4 bits chacun et qui s'appellent Unites, Dizaines, Centaines, Milliers
- 7. Rajouter l'IP fréquencemètre en schéma symbole avec sorties au niveau des latchs !
- 8. Connecter le fréquencemètre au processeur Nios II
- 9. Ecrire un programme en C qui calcule la fréquence du signal mesuré en Hz (sur la base de la valeur de N donné par le module fréquencemètre).
- 10. Modifiez le programme du Nios II pour que la sélection du calibre soit faite automatiquement : la valeur de N ne doit pas dépasser 9999 et la fréquence de référence doit être toujours supérieure à la fréquence mesurée.

Afficheur	Segment	Repère de la broche reliée au segment	Numéro de broche sur le GPIO 1	
	а	GPIO_1[9]	10	AH27
	а	GPIO_1[23]	26	AE22
	а	GPIO_1[34]	39	AE19
	а	GPIO_1[28]	33	AG18
	b	GPIO_1[11]	14	AH26
	b	GPIO_1[25]	28	AF21
	b	GPIO_1[32]	37	AG15
	b	GPIO_1[30]	35	AF18
	С	GPIO_1[7]	8	AF27
	С	GPIO_1[21]	24	AA20
	С	GPIO_1[35]	40	AE17
	С	GPIO_1[26]	31	AG19
	d	GPIO_1[3]	4	AD26
	d	GPIO_1[17]	20	AH22
	d	GPIO_1[31]	36	AF20
	d	GPIO_1[22]	25	AF22
	е	GPIO_1[0]	1	Y15
	е	GPIO_1[13]	16	AF25
	е	GPIO_1[27]	32	AH19
	е	GPIO_1[18]	21	AH21
	f	GPIO_1[5]	6	AF28
	f	GPIO_1[19]	22	AG21
	f	GPIO_1[33]	38	AE20
	f	GPIO_1[24]	27	AG20
	g	GPIO_1[1]	2	AC24
	g	GPIO_1[15]	18	AF23
	g	GPIO_1[29]	34	AH18
	g	GPIO_1[20]	23	AH23

Tableau de brochage pour les afficheurs 7 segments

Copie d'écran de Qsys pour vérifier surtout les connections

New	th: nios2_proc Description Clock Source Clock Input Reset Input Clock Output Reset Output On-Chip Memory (RAM or RCM) Clock Input Avalon Memory Mapped Slave Reset Input PIO (Parallel 1/0) Clock Input Reset Input Avalon Memory Mapped Slave Conduit PIO (Parallel 1/0) Clock Input Reset Input Avalon Memory Mapped Slave Conduit PIO (Parallel 1/0) Clock Input Reset Input Avalon Memory Mapped Slave Avalon Memory Mapped Slave Conduit System ID Peripheral Clock Input Reset Input Reset Input Avalon Memory Mapped Slave Conduit System ID Peripheral Clock Input Reset Input Reset Input Reset Input Reset Input Reset Input Avalon Memory Mapped Slave Therupt Receiver Reset Output Reset Output Clock Input Reset Input Avalon Memory Mapped Slave Therupt Receiver Reset Output Clock Input Clock Input Reset Input Avalon Memory Mapped Slave Clock Input Clock Input Reset Output Clock Input	Export Cik Couble-clici Double-clici Dou	Clock export cloc [elk1] [elk1] [elk] [elk] [elk] cloc [elk] [elk] [elk] [elk] [elk] [elk] [elk] [elk]	Base 6 0x8_0000 6 0x50 6 0x70 1RQ 6 0x1000	End 0xb 0d3f 0x5f 0x77 0 IRQ 31	Tags	System: del_blinker Path: n Nos II (Cassic) Processor alere_nios2_gsys Core Nios II Caches and Menn Select Nios II Core Nios II Core: Nios II Core: Nios II Selector Guide Memory Usage (e.g Stratix Hardware Atthmetic Ope Hardware duide	e: Embedd	ed Features MMU and II/e II/s II/f RISC 32-bit Instruction Cache Branch Mutiply Hardware Divid Mardware Divid Mardware Divid Mardware Divid Mardware Divid Mardware Divid Mardware Divid Mardware Divid	Nios II/i A MPU Set A MPU
Project Connections Name Project Connections Connections Project Characteristics Connections Project Processor Connections Project Processor Connections Project Processor Connections Project Processor Connections Processor Processor Processor Procesor Preset	Description Clock Source Clock Input Reset Input Clock Cutput Reset Input Clock Input Reset Input Clock Input Reset Input Rese	Export Cik Double-click Dou	Clock export clock [clk1] [clk1] [clk2	Base	End 0xb 0d3f 0x5f 0x6f 0x77 0 IRQ 31	Tags	Nes II (Classic) Processor altera_nios2_qays Core Nios II Caches and Memo Select a Nios II Core Nios II Core: Nios II Selector Guide Memory Usage (e.g. Stratix Hardware Arithmetic Ope Hardware multiplication typ Hardware divide	Nics in the faces Advance Nics in the faces Advance Nics in the faces Advance Nics II/e Nics II/e RISC 32-bit IV) Two M9Ks (or equ tration e: Embedde	ed Features MMU and II/e II/s II/f INSE II/s RISC 32-bit Instruction Cache Branch Prodiction Hardware Divid Hardware Divid Multiply Hardware Divid Multiplers	Nios II/r RISC Branch Branch Hardw. Hardw. Barrel Data (le Dynan Predic le Three I
Concernent Concernet	Clock Source Clock Input Reset Input Clock Unput Reset Output Clock Output Reset Output Reset Output Reset Output Avaion Memory Mapped Slave Reset Input Avaion Memory Mapped Slave Conduit PIO (Parallel I/O) Clock Input Reset Input Avaion Memory Mapped Slave Conduit Reset Input Reset Input Reset Input Avaion Memory Mapped Slave Conduit Reset Input Reset Input Avaion Memory Mapped Slave Conduit Reset Input Avaion Memory Mapped Slave Conduit Reset Input Avaion Memory Mapped Slave Nos II (Classic) Processor Clock Input Reset Input Avaion Memory Mapped Slave Nos II (Classic) Processor Clock Input Reset Input Avaion Memory Mapped Slave Reset Avaion Memory Mapped Slave Interrupt Receiver Reset Output Avaion Memory Mapped Slave Interrupt Receiver Interrupt Receiver	Churcher - choice - c	export clock clock [clk1] [clk2] [clk1] [clk2] [clk1] [clk2] [clk2] [clk2] [clk2] [clk2] [clk2] [clk2] [clk3] [clk2] [clk3] [clk3] [clk3] [clk3]	 • 0x8_0000 • 0x50 • 0x60 • 0x70 IRQ • 0x1000 	0xb 0d3f 0x5f 0x6f 0x77		alere_nios2_qsys Core Nios II Caches and Memo Select a Nios II Core Nios II Core: Nios II Core: Nios II Selector Guide Memory Usage (e.g Stratix Hardware Arithmetic Ope Hardware multiplication typ Hardware divide	Ory Interfaces Advance Over the second sec	ed Features MMU and II/e II/s II/f Nos II/s RISC 32-bit Instruction Castruc	Nios II/n MPU Set RISC 32-bit Instruc Branch Hardw. Hardw. Barnel Data Bate E Three I
New	PIO (Parallel I/O) Clock Input Reset Input Avaion Memory Mapped Slave Conduit: PIO (Parallel I/O) Clock Input Reset. Input Reset. Input Avaion Memory Mapped Slave Noo II (Classic) Precision Clock Input Reset Input Avaion Memory Mapped Slave Noo II (Classic) Processor Clock Input Reset Input Avaion Memory Mapped Slave Noo II (Classic) Processor Clock Input Reset Valuon Memory Mapped Slave Avaion Memory Mapped Slave Avaion Memory Mapped Slave Clock Input Reset Output Avaion Memory Mapped Slave Cotom Input Receiver Reset Output Avaion Memory Mapped Slave Clock Input	Double-click Double-click switcher_e. Double-click Double-click Double-click Double-click Double-click Double-click Double-click Double-click Double-click Double-click Double-click	cloc [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk]	 0x50 0x60 0x70 IRQ 0x1000 	0x5f 0x6f 0x77	1-)	Nios II Selector Guide Memory Usage (e.g. Stratix Hardware Arithmetic Ope Hardware multiplication typ Hardware divide	Nitos II/e RISC 32-bit IV) Two M9Ks (or equ ration e: Embedd	Nos II/s RISC 32-bit Instruction Cache Branch Prediction Hardware Multiply Hardware Divid	Nios II/I RISC 32-bit Instruc Branch Hardw. Hardw. Hardw. Hardw. Branch Data (ie Dynan Predic ie Three I
New	Clock Input Reset Input Avalon Memory Mapped Slave Nos II (Classic) Processor Clock Input Reset Input Avalon Memory Mapped Master Avalon Memory Mapped Master Interrupt Receiver Reset Output Avalon Memory Mapped Slave Custom Instruction Master JTAG UART Clock Input	Double-click Double-click Double-click Double-click Double-click Double-click Double-click Double-click Double-click	cloc [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk] [clk]	- 0x70 IRQ - 0x1000	0×77	1	Memory Usage (e.g Stratix Hardware Arithmetic Ope Hardware multiplication type Hardware divide	IV) Two M9Ks (or equ ration e: Embedd	Hardware Divid	Predic 1e Three I
Mierarchy ■ clerce Family	Interrupt Receiver odule_reset Reset Output odule Avalon Memory Mapped Slave ction_master Ustom Instruction Master JTAG UART Clock Input	Double-click Double-click Double-click Double-click	[clk] [clk] [clk]	IRQ • 0x1000	0 IRQ 31	10				
Certaines Containes	Reset Input ave Avalon Memory Mapped Slave Interrupt Sender	Double-click Double-click Double-click Double-click	cloc [clk] [clk]	- 0x78	0x7f	-6	Reset Vector Reset vector memory: Reset vector offset: Reset vector: Exception Vector	onchip_r 0x00000 0x00080	memory.s1 000 000	~
Switcher System 1559 Connections Clk reset clk reset	PIO (Parallel I/O) Clock Input Reset Input Avaion Memory Mapped Slave conduit PIO (Parallel I/O) Clock Input Reset Input Avaion Memory Manped Slave	Double-click Double-click Double-click Double-click Seven_Seg Double-click Double-click	cloc [clk] [clk] [clk] [clk] [clk]	• 0x40	0x4f		Exception vector memory: Exception vector offset: Exception vector: MMU and MPU Include MMU Only include the MMU using	onchip_r 0x000000 0x000800	memory.s1 020 020 that explicitly support	s an MMU
eternal.com reset si eternal.com eternal	ection Conduit PIO (Parallel I/O) Clock Input Reset Input Avalon Memory Mapped Slave ection Conduit PIO (Parallel I/O) Clock Input	unites_exte. Double-click Double-click Double-click dizaines_ex. Double-click	cloc [clk] [clk]	• 0x0	0xf		Fast TLB Miss Exception vector memory: None Fast TLB Miss Exception vector offset: 0x0000 Fast TLB Miss Exception vector: 0x0000 Include MPU 0x0000		000	
reset external_conv ckernal_conv chernal_conv chernal_conv ckernal_conv ckernal_conv ckernal_conv ckernal_conv ckernal_conv ckernal_conv ckernal_conv ckernal_conv chernal_con	Reset Input Avaion Memory Mapped Slave ection Conduit PIO (Parallel 1/0) Clock Input Reset Input	Double-click Double-click centaines_e Double-click Double-click	[clk] [clk] cloc [clk]	0x20	0x2f	>				
牛非 平東 Current filter: All Interfa	ces						1			>